滤波模块FILTER

　　对于Sobel算法的各个滤波器，H、V、DR、DL经变换后可得到：

　　   H=（Q0＋Q3＋Q3＋Q6）＿（Q2＋Q5＋Q5＋Q8）；V=（Q0＋Q1＋Q1＋Q2）－（Q6＋Q7＋Q7＋Q8）
　　DR＝（Q1＋Q0＋Q0＋Q3）－（Q5＋Q8＋Q8＋Q7）；DL=（Q1＋Q2＋Q2＋Q5）－（Q3＋Q6＋Q6＋Q7）

　　因此我们对于滤波模块∏LTER的设计可采用两级并行流水方案，其内部结构如图1 所示。图中的输入若采用QA、QB、QC、QD、QE、QF，输出采用∏LTER，则这时表示的是一个通用滤波器；图中的输入QA、QB、QC、QD、QE、QF若对应地接上Q0、Q3、Q6、Q2、Q5、Q8，则这时表示的是水平方向滤波器H FILTER，其输出则为H FILTER。垂直方向滤波器、左对角滤波器、右对角滤波器与上设计类似。

　　图1  滤波模块FILTER的内部结构图

　　对于上述滤波数据的处理，在不采用流水线的情况下，像素从进入处理器到结果输出，需要经过两级加法和一级减法的时延，但是使用流水线技术后（其本质为对中间结果进行寄存），结果输出仅仅滞后三个时钟频率，但是增加了数据吞吐量，同时也提高了时钟频率。为提高加法运算的速度，本设计中的加法器采用超前进位加法器。下面对其作一个简单的回顾：

　　SUM（I）=A（I）XOR B（I）X0R C（I－l）
　　    C（I）=（A（I）AND B（I））OR（A（I）X0R B（I）AND C（I－1）

　　令

　　                      p（D=A（I）XOR B（I）；G（I）=A（I）AND B（I）
　　其中P（I）、G（I）均与进位信号无关，则SUM（I）与C（I）可表达为
　　SUM（I）=P（I）XOR C（I－1）；C（I）=G（I）OR（P（I）AND C（I－1））

　　由上述递推公式可以看出，超前进位的基本思想是让本位和与本位进位与低位的进位无关。超前进位的一个缺点是随着位数的增加，加法器的逻辑越来越复杂，同时高位的门级延时也呈线性增长。对于上面图中提到的减法运算，我们需要考虑符号问题。同时考虑到与输出模块的衔接，我们必须使用符号位，而不能摒弃之。减法运算的本质是先对减数求补码，然后采用加法运算。