Xilinx宣布率先引入 HDMI 2.1 IP 子系统

　　赛灵思高可靠性的高速 I/O 收发器，使得处理 HDMI 2.1 数据速率成为可能。越来越多新的客户设计开始采用机器学习来提升产品价值并优化广播、专业音视频、汽车和监控等各种应用的工作流程。HDMI 2.1 支持的原生 8K 接口能够取代多个 ASSP 或固定功能产品，使得单颗赛灵思器件就能实现处理、压缩、高质量分析与决策等功能。

　　赛灵思专业音视频及广播部总监 Ramesh Iyer 表示：“为提供更加身临其境的观看体验，今天的专业音视频和广播市场不断追求更高分辨率、更高帧率和大动态范围。现在，我们的客户能够在片上实现完整的 HDMI 2.1 接口，创建高度集成的设计，能够实现原生 8K 处理能力，结合 8K 轻量级夹层编解码器(mezzanine codec)，实现8K over IP 视频流流，同时减小占板面积，降低功耗和 BOM 成本。”

　　在刚刚过去的阿姆斯特丹欧洲集成系统展(ISE)上，赛灵思向业界展示了HDMI 2.1在FPGA上的首次实现 — 全新的 IP 子系统(即将上市)运行在赛灵思ZCU102评估套件上。凭借高达48Gbps的数据速率，HDMI 2.1支持一系列更高的视频分辨率和帧速率，包括8K60和4K120，可在LED墙、大幅面显示器和数字标牌中获得更高的身临其境体验。